PCIE 40MHz 2954 Bepaald Radioapparaat 1 van USRP Software 10 Gigabit Haven

Usrp-LW 2954 is een krachtig, scalable software-bepaald radioplatform (van STR) voor het ontwerpen van en het opstellen van de systemen van de volgende-generatiedraadloze communicatie. Het bestaat uit één usrp-LW X310 en twee de dochterraad van ubx-LW 40MHz rf

De usrp-LW 2954 hardwarearchitectuur combineert twee uitgebreide de raadsgroeven van de bandbreedtedochter met een bandbreedte van zelfs 40M van 10MHz aan 6GHz. En het kenmerkt veelvoudige hoge snelheidsinterfaces om te kiezen van (PCIe, de havens van Gigabit/10 Gigabit Ethernet), evenals resource-rich, gebruiker-programmeerbaar kintex-7 FPGA. Bovendien gebruikt usrp-LW 2954 een open bron dwars-platformuhd bestuurder, met een groot aantal ontwikkelingskader, compatibele verwijzingsarchitectuur, en open bronprojecten.

Als digitale verwerkingskern van usrp-LW 2954 verstrekt XC7K410T FPGA hoge snelheidsconnectiviteit tussen alle belangrijke componenten. Omvat het vooreind van rf, gastheerinterface, en DDR3-geheugen. Het gebrek FPGA verstrekt al UHDs voor het controleren van digitale downconversion en digitale upconversion, het fijne frequentie stemmen, en een andere DSP-functieblokken. De gebruikers kunnen uit de extra ruimte van resource-rich kintex-7 die FPGA, plus het RFNoC-ontwikkelingskader voordeel halen door USRP wordt gesteund, hun eigen DSP-verwerkingsmodules te ontwikkelen en uit te voeren.

Usrp-LW 2954 biedt een verscheidenheid van hoge snelheidsinterfaces aan om te kiezen van. Op het paneel van het apparaat, de Gigabit Ethernet-haven één van de eenvoudigste en het meest meestal gebruikte manieren is te verbinden. Voor toepassingen met uitgebreide bandbreedte en lage latentie, zoals PHY/MAC-studies, verstrekt usrp-LW 2954 een efficiënte businterface PCIe x4 voor deze deterministische verrichting. Wanneer de toepassing netwerkopname of multi-knoopverwerking gebruikt, 10 Gigabit is de haven de beste keus.

Usrp-LW 2954 omvat vele extra eigenschappen die een andere draadloze toepassingen zullen helpen. Bijvoorbeeld, in FPGA-ontwerp, kan 1GB DDR3 op motherboard als gegevens het als buffer optreden voor en gegevensopslag worden gebruikt. Interne GPSDO verstrekt high-precision frequentieverwijzing wanneer minder dan gesynchroniseerd aan het GPS-systeem met een synchronisatievertraging van 50ns. Staat de gebruiker toe om externe componenten zoals versterkers en schakelaars door de GPIO-interface te controleren, input zoals gebeurtenistrekkers te steunen en, waar te nemen zuiveren signalen. Usrp-LW 2954 omvat ook een interne JTAG-adapter die ontwikkelaars toestaat om nieuwe FPGA-beelden gemakkelijk te laden en te zuiveren.