De USRP-LW X310 is een hoogwaardig, schaalbaar software-defined radio (SDR) platform voor het ontwerpen en implementeren van draadloze communicatiesystemen van de volgende generatie.

De USRP-LW X310 hardwarearchitectuur combineert twee uitgebreide bandbreedte dochter bord slots met een bandbreedte van maximaal 160M van DC tot 6GHz.Het beschikt over meerdere high-speed interfaces (PCIe)De USRP-LW X310 maakt gebruik van een open source cross-platform UHD-driver.met een groot aantal ontwikkelingsraamwerken, compatibele referentiearchitecturen en open sourceprojecten.

Als de digitale verwerkingskern van de USRP-LW X310, biedt de XC7K410T FPGA hogesnelheidsconnectiviteit tussen alle belangrijke componenten, waaronder RF front-end, host-interface en DDR3-geheugen.De standaard FPGA biedt alle UHD's voor het besturen van digitale downconversie en digitale upconversieGebruikers kunnen profiteren van de vrije ruimte van de bronrijke Kintex-7 FPGA, plus het RFNoC-ontwikkelingsframework ondersteund door USRP,de ontwikkeling en implementatie van hun eigen DSP-verwerkingsmodules.

De USRP-LW X310-uitrusting bevat:

• Een USRP-LW X310 hoofdunit
• Gigabitkabel
• SFP+ Gigabit-adapter
• Stroomadapter
• USB2.0 JTAG-kabel
• 4 SMA-connectoren voor RF-kabels

De USRP-LW X310 biedt een verscheidenheid aan high-speed interfaces om uit te kiezen.Voor toepassingen met uitgebreide bandbreedte en lage latentie, zoals PHY/MAC-studies, biedt de X310 een efficiënte businterface PCIe x4 voor deterministische werking.De 10 Gigabit-poort is de beste keuze..

De USRP-LW X310 bevat veel extra functies die verschillende draadloze toepassingen ondersteunen.De optionele interne GPSDO zorgt voor een hoogprecisie-frequentiereferentie bij synchronisatie met het GPS-systeem met een synchronisatievertraging van minder dan 50nsDe GPIO-interface stelt gebruikers in staat om externe componenten zoals versterkers en schakelaars te bedienen, input te ondersteunen zoals event trigger en debugsignalen te observeren.De USRP-LW X310 bevat ook een interne JTAG-adapter waarmee ontwikkelaars gemakkelijk nieuwe FPGA-afbeeldingen kunnen laden en debuggen.